2.5GBASE-LR 1310nm 10km 恒宝通 HSFP-48-2322S-22F 模块

描述 HTSFP-24-11x1xF 是 10/100/1000Base-T 铜缆 SFP 收发器。HTSFP-24-11x2xF 是仅支持 1000Base-T 的铜缆 SFP 收发器。HTSFP-24-11xxxF 支持 1000 Mb/s 全双工数据链路，采用 5 级脉冲幅度调制 (PAM) 信号。电缆中的所有四对线都用于数据传输，每对线的符号速率为 250 Mb/s。HTSFP-24-11xxxF 提供符合 SFP MSA 标准的串行 ID 信息，可通过 2 线串行 CMOS EEPROM 协议访问，地址为 A0h。物理层 IC 也可通过 2 线串行总线访问，地址为 ACh。PHY 的地址为 1010110x，其中 x 为读/写位。特性 ● 热插拔 SFP 封装 ● 全金属外壳，低 EMI ● 低功耗 ● 紧凑型 RJ-45 连接器组件 ● EEPROM 中包含详细产品信息 ● +3.3V 单电源供电 ● 通过 2 线串行总线访问物理层 IC ● 在具有 SGMII 接口的主机系统中支持 10/100/1000 BASE-T 操作 ● 符合 SFP MSA 标准 ● 符合 IEEE Std 802.3TM-2002 标准 ● 符合 FCC 47 CFR Part 15，B 类标准 ● 符合 RoHS 标准 ● 工作温度范围 0°C 至 +70°C 或 -40°C 至 +85°C 应用 ● 通过 5 类电缆实现 1.25 千兆以太网 ● 交换机/路由器到交换机/路由器的链路 ● 文件服务器的高速 I/O 规范 3.1 SFP 到主机连接器引脚定义 引脚 信号名称 描述 MSA 注释 1 VEET 发送器接地（与接收器接地共用） 2 TFAULT 发送器故障。不支持，模块内部接地 注1 3 TDIS 发送器禁用 - 高电平或开路时模块禁用 注2 4 MOD_DEF(2) 模块定义 2。串行ID数据线。注3 5 MOD_DEF(1) 模块定义 1。串行ID时钟线。注3 6 MOD_DEF(0) 模块定义 0。模块内部接地。注3 7 速率选择 无连接 8 LOS 信号丢失 - 高电平表示信号丢失 注4 9 VEER 接收器接地（与发送器接地共用） 10 VEER 接收器接地（与发送器接地共用） 11 VEER 接收器接地（与发送器接地共用） 12 RD- 接收器反相数据输出。交流耦合 注5 13 RD+ 接收器非反相数据输出。交流耦合 注5 14 VEER 接收器接地（与发送器接地共用） 15 VCCR 接收器电源 注6 16 VCCT 发送器电源 注6 17 VEET 发送器接地（与接收器接地共用） 18 TD+ 发送器非反相数据输入。交流耦合。注7 19 TD- 发送器反相数据输入。交流耦合。注7 20 VEET 发送器接地（与接收器接地共用） 注释：1. TX Fault 未使用，始终接地。2. MSA 中描述的 TX Disable 不适用于 1000BASE-T 模块，但为方便起见，用作重置内部 ASIC 的输入。此引脚在模块内部通过 4.7 kΩ 电阻上拉。低电平 (0–0.8 V)：收发器开启 介于 (0.8 V 和 2.0 V) 之间：未定义 高电平 (2.0–3.465 V)：收发器处于重置禁用状态 开路：收发器处于重置禁用状态 3. Mod-Def 0、1、2。这些是模块定义引脚。它们应在主机板上通过 4.7-10 kΩ 电阻上拉至低于 VCCT + 0.3 V 或 VCCR + 0.3 V 的电源。Mod Def 0 接地，表示模块存在。 Mod-Def 1 是用于可选串行 ID 的两线串行接口的时钟线。Mod-Def 2 是用于可选串行 ID 的两线串行接口的数据线。4. 此引脚为开漏 CMOS 输出信号，应在主机板上通过 4.7-10 kΩ 电阻上拉至低于 VCCT + 0.3 V 或 VCCR + 0.3 V 的电源电压。（参见表 3. 低速信号，电气特性）5. RD-/+：这些是差分接收器输出。它们是交流耦合的 100 Ω 差分线，应在用户 SerDes 端接 100 Ω 差分电阻。交流耦合在模块内部完成，因此主机板上无需进行交流耦合。正确端接后，这些线路上的电压摆幅将在 370 至 2000 mV 差分电压（185 – 1000 mV 单端电压）之间。这些电平与 CML 和 LVPECL 电压摆幅兼容。6. VCCR 和 VCCT 是接收器和发射器电源。它们在 SFP 连接器引脚处的定义为 3.3 V ± 5%。最大电源电流约为 300 mA，相关的浪涌电流在 500 纳秒后通常不会超过稳态电流 30 mA。7. TD-/+：这些是差分发射器输入。它们是交流耦合的差分线，模块内部具有 100 Ω 差分端接。交流耦合在模块内部完成，因此主机板上无需进行交流耦合。输入可接受 500 – 2400 mV 的差分电压摆幅（250 – 1200 mV 单端电压），但建议使用 500 至 1200 mV 差分电压（250 – 600 mV 单端电压）以获得最佳 EMI 性能。这些电平与 CML 和 LVPECL 电压摆幅兼容。